在硬件手冊(cè)上面有原理圖，輸出端子的內(nèi)部其實(shí)是一個(gè)晶體管和一個(gè)穩(wěn)壓二極管并聯(lián)。以3U為例，只有三個(gè)輸出是高速輸出，其余的都是一般的輸出，不能夠輸出脈沖。今天我把3U的S/S接在24V,0V接到COM0，Y0接到COM7，Y7再接到X0，做了一個(gè)實(shí)驗(yàn)，也就是把脈沖輸出通過一個(gè)輸出再輸入到X0，也就是高速計(jì)數(shù)器的輸入。結(jié)果如下：100K的脈沖，通過Y7可以一個(gè)不落得得到，而且只有第一次計(jì)數(shù)會(huì)多一個(gè)，估計(jì)是脈沖計(jì)數(shù)的方式導(dǎo)致的。這里有了一個(gè)問題，晶體管作開關(guān)的時(shí)候，對(duì)于集電極，發(fā)射機(jī)之間的負(fù)載回路的頻率沒有要求嗎，還是說晶體管飽和的時(shí)候集電極和發(fā)射極就相當(dāng)于短路（忽略壓降），極間電容不會(huì)有影響嗎？還有一個(gè)問題就是，Y7斷開的時(shí)候，計(jì)數(shù)器也會(huì)隨機(jī)有幾個(gè)計(jì)數(shù)，那么這個(gè)是由于干擾導(dǎo)致的還是由于PLC內(nèi)部電路導(dǎo)致的

1、使用刷新指令或修改濾波時(shí)間，可以提高輸入端口的響應(yīng)速度，但是會(huì)降低抗干擾能力，比如，外部的一個(gè)干擾脈沖輸入時(shí)，會(huì)導(dǎo)致錯(cuò)誤計(jì)數(shù)。
2、計(jì)數(shù)頻率一般不宜超過100KHZ，否則容易導(dǎo)致計(jì)數(shù)出錯(cuò)。如果超過100KHZ，可考慮使用高速計(jì)數(shù)功能的擴(kuò)展模塊。
3、晶體管極間的分布電容、漏電流，可能會(huì)對(duì)高頻計(jì)數(shù)產(chǎn)生影響。低頻計(jì)數(shù)可忽略不計(jì)。